14Nmブロードウェル、20nm exynosはムーアの法則が健在であることを示しています

ムーアの法則が復活しました。 それとも、それは本当に終わっていなかった、ほんの少しの休暇を取った。

Intelの14nmプロセスへの移行が予想よりも長くかかり、より一般的なチップ製造ファウンドリが遅れているため、ムーアの法則（チップあたりのトランジスタ数が2年ごとに2倍になる）が減速しているという懸念があります。通常、次のプロセスを提供します。 しかし私にとって、先週のIntelのブロードウェルの発表からの大きな論点と、最新のスマートフォンに20nmアプリケーションプロセッサを出荷したというサムスンのあまり知られていないコメントは、いくつかの遅延にもかかわらず、チップスケーリングが継続しているようだということです。

ブロードウェルの発表は少し遅れました。 当初、Intelは2013年末までにチップを出荷し、14nmのノートブック製品をフルラインナップする予定でした。 しかし、Intelは先週、14nmで多くの進歩を遂げ、多くの予想よりも仕様が良く見えることを示す多くの詳細を発表しました。

6月のComputexショーで発表されたように、Intelの最初の14nmチップはBroadwell-Yであり、Y-standはチップの最低電力バージョンであり、Core Mという名前で販売されています。このチップは先週の焦点でしたチップに関する多くの仕様とIntelの14nmプロセスに関する詳細な発表。これには、同社が「Tri-gate」トランジスタ（他の人はFinFETと呼んでいます）の第2世代が含まれます。

これらのチップの実際的な結果は、厚さ9mm未満のファンレスタブレットとラップトップを可能にし、コア設計をファンレスシステムにもたらすことです。 Intelのプラットフォームエンジニアリング担当副社長であるRani Borkarによると、Intelは2010年から2014年の間にCPUコアパフォーマンスを2倍、グラフィックスパフォーマンスを7倍、電力要件を4倍削減し、バッテリーサイズが半分でバッテリーが2倍のシステムを実現しています生活。

技術的な詳細の多くを提示して、Intel Senior Fellow Mark Bohrは、上のスライドに示すように、ほぼすべての次元でトランジスタがどのようにスケーリングされたかを示しました。 いくつかの測定値はムーアの法則クリップで行われ、いくつかはより良く、いくつかは少し悪くなりましたが、組み合わせは非常に強力に見えます。 （プロセスノードの指定は元々最小のフィーチャのサイズであり、ゲートピッチが0.7のスケールで減少すると、トランジスタが半分に縮小することに注意してください。）興味深いことに、トランジスタフィンの高さは新しいプロセスで大きくなり（34 nmと比較して42 nm）、フィンがより高く、より薄くなり、パフォーマンスが向上し、漏れが少なくなります。

全体的に、ボーア氏によると、CPUのSRAMメモリセル（チップ設計で使用される標準セルの1つ）のサイズは、.108 um ²から.0588 um ²に縮小され、サイズが54％削減されます。 そして、チップのロジック領域については、スケーリングは世代ごとに0.53倍で改善し続けていると彼は言った。 （特に極端な紫外線またはEUVリソグラフィーはまだ数年先であるため、プロセスはまだ液浸リソグラフィーを使用しているため、チップスケーリングの問題を考えると、これは非常に印象的です。）その結果、Intelは「真の14nm」を提供していると述べました他のファウンドリが14nmまたは16nmと呼んでいるものよりも高密度かつ高速です。

ボーア氏によると、各世代はパフォーマンス、有効電力、ワットあたりのパフォーマンスの改善を続けています。 実際、ボーア氏によると、Intelは新しい世代ごとに1.6倍の速度でワットあたりのパフォーマンスを向上させましたが、Broadwell-Yは、第二世代のトライゲートにより、現在の世代に比べてワットあたりのパフォーマンスを2倍以上向上させますトランジスタ、より積極的な物理スケーリング、プロセスチームとエンジニアリングチーム間の緊密なコラボレーション、およびマイクロアーキテクチャの強化。

ムーアの法則について多くのアナリストが抱いていた大きな疑問の1つは、新しいプロセスノードが同じスペースにより多くのトランジスタを配置できるようになる一方で、トランジスタを製造するコストは減少し続けないという信念です、一部には20nm以下では、多くのプロセスステップで液浸リソグラフィを使用した「ダブルパターニング」が必要になるためです。 しかし、ボーアは、いくつかの新しい技術がこのノードで通常よりもコストを削減するのに役立ったと言って、トランジスタあたりのコストが減少し続けることを示すスライドを示しました。 「Intelの場合、この14nmプロセス技術を使用してわずかに速い速度で、トランジスタあたりのコストが下がり続けています」と彼は言いました。

14nmの歩留まりは当初22nmの歩留まりを下回っていたため（遅延に寄与していました）、ボーアは歩留まりが「健全な範囲」にあり、今年はオレゴンとアリゾナで、来年はアイルランドで製造されていると述べました。

Intelは、ブロードウェルYについて、プロセステクノロジーと設計の組み合わせにより、従来のスケーリングが提供する電力の2倍の電力を節約できると述べました。 変更の一部には、低電圧性能のためにチップを最適化することが含まれます。 全体的に、パッケージ（ダイと周囲のボードを含む）は、Haswell U / Y（低電力）パーツよりも約25％小さいボード面積を占有し、すべての寸法を縮小する必要があります。

Platform Engineering GroupのIntelフェローであるStephan Jourdanは、CPUコア自体がサイクルあたりのシングルスレッド命令を約5％改善する一方で、チップはグラフィックスとメディア処理の大幅な改善（20％の計算など）および最大2倍のビデオ品質）。 さらに、4K解像度と最新のDirectXおよびOpen CLソフトウェアドライバーのサポートが含まれるようになり、Intelの統合グラフィックスがこれまで抱えていた問題が解決されました。

14nm Broadwell Yチップを使用するコアMシステムは、ホリデーシーズンに間に合うように市場に投入される予定です。Broadwellファミリーの他のメンバーは2015年前半に予定されています。詳細は来月のIntel Developer Forumで発表される予定です。

他の大きなチップのニュースは、ギャラクシーアルファに関する話に多少埋もれていた。 サムスンは、携帯電話の多くのモデルが20nm High-k /メタルゲートプロセスで製造された新しいExynos 5 Octa（Exynos 5430）System on Chip（SoC）を使用すると述べた。 このチップには、Exynos 5 Octaの以前の28nmバージョンの根本的に新しいCPU機能はありませんが、4つの32ビットARM Cortex-A15チップが最大1.8 GHzで実行され、4つのCortex-A7チップが最大1.3 GHzで実行されますbig.LITTLE構成では、20nmプロセスを使用した最初のARMチップ出荷で注目に値します。サムスンは25％の低消費電力化を可能にします。 さらに、最大2, 560 x 1, 600ピクセルのディスプレイをサポートし、ネイティブH.265デコードを備えています。 （注：電話の米国バージョンは、代わりにQualcomm Snapdragon 801を使用する可能性が高く、米国のキャリアは主にQualcommのLTEテクノロジーをサポートしています。）

繰り返しになりますが、これをユニークなものにしているのは、20nmアプリケーションプロセッサです。これは、Intelの22nmプロセス以外で出荷された最初のプロセッサのようです。 そのようなチップは以前に予想されていましたが、Qualcommには20nmモデムがありますが、20nm Snapdragon 810アプリケーションプロセッサは2015年前半まで期待されていません。一方、Appleは20nm A8プロセッサを発表して出荷するという噂があります近日発売予定のiPhone 6。