Intel、ムーアの法則、10nmおよび7nm生産の計画について語る

「ムーアの法則は健在だ」とIntelのCEOブライアン・クルザニッチ氏は昨日同社の投資家の日に語り、14nmチップの製造におけるIntelの進捗状況と10nm、さらには7nmチップの計画についてのプレゼンテーションを行いました。

Krzanichは、Intelが14nmと10nmの導入を2年半間隔にすることを計画していることに注目することから始めました。 32nmからの移行を見て、Intelは極端な紫外線製造（EUV）機器の不足と関連する材料の複雑さを考えると賢明であると考えました。 ムーアの法則の50年にわたって、ノードの遷移間の時間は変動しましたが、クルザニッチは、Intelの目標は常に2年に戻すことであると述べました。

テクノロジーおよび製造グループのエグゼクティブバイスプレジデント兼ゼネラルマネージャーであるビル・ホルトは、テクノロジーの移行についてさらに詳しく説明しました。 彼は、14nmプロセスはまだIntelの最高であった22nmプロセスと同様にまだ生産性を上げていませんが、Intelが望んでいたよりも長くかかったにもかかわらず、すぐにその生産性と一致する傾向があると言いました。

Holtは、ウェーハあたりのコストが通常よりも速く上昇しているため、Intelの対応はトランジスタのスケーリングを早めることであると説明しました。 その結果、トランジスタあたりのコストが予想よりも14nmの方が少し優れており、Intelは10nmでより良い結果を予測していると彼は言いました。 さらに重要なことは、彼が示したチャートに7nmのスポットを追加し、さまざまな可能性を追加しましたが、トランジスタあたりのコストをほぼ同じ速度で改善するという基本的な傾向を継続したことです。

Holt氏は後にIntelが10nmで液浸リソグラフィを使用し続けることを確認し、同社は7nmのEUVを検討しているがまだコミットしていないと述べた。

Holtはムーアの法則の背後にあるいくつかの経済学について議論し、次のプロセスノードを作成するコストは歴史的に1世代あたり約10％増加したが、現在は約30％になっていると説明した。 しかし、彼は、新しいプロセスは古いプロセスに固執するよりもはるかに優れた投資であり続け、新しいノードの開発コストが途方もなく大きくなったとしてもそうだと言いました。

HoltはIntelの14nmプロセスを競合他社のSamsungとTSMCと比較し、AppleのA9プロセッサの新バージョンを検討し、Intelと競合他社からの最近の発表に基づいて、Intelのプロセスは全体的な密度が一般的にまだ先を行き、10nmを継続すると主張しました。 彼は、トランジスタの密度はトランジスタの機能によって異なることを指摘しました。たとえば、SRAMはロジックセルよりも高密度にバックアップされていますが、Intelが引き続きリードしていることを示唆するスライドを示しました。

将来的には、ホルトは多くの技術が検討されており、ムーアの法則を進めることの難しさに対する懸念にもかかわらず、彼は非常に楽観的であると述べた。 彼は重要な技術革新が必要であることを認め、次の10年ほどで現れる可能性のあるあらゆる種類の技術をリストしたスライドを示しました。 どれが実際に使用されるかについて、彼は言った、「私が知っていたなら、私はあなたに話しませんが、私は本当に知りません」。 彼は、コストを削減しないためにムーアの法則を進めない3Dチップスタッキングと、3D NANDで使用されるような複数のトランジスタを同時に作成するために使用される3Dの種類を区別しました。 全体的に、彼は「未来は実際に非常に堅実である」と言った

「ムーアの法則は、インテルの過去を形作りました。率直に言って、それはインテルの未来を形作るでしょう」とインテルのアンディ・ブライアント会長はその日を開いて語った。 「ムーアの法則は依然としてIntelの基本的な差別化要因であり、今後数年間続くでしょう。」

詳細については、ムーアの法則が歴史（およびスマートフォン）をどのように変えたかをご覧ください。