ムーアの法則は健在ですか？ スケーリングの定義方法に依存

最近、ムーアの法則が減速し、より小さな次元に移行しようとするチップメーカーが直面する課題について多くの話がありました。 確かに、PCはかつての速度で高速化することはなく、チップメーカーが直面する課題はかつてないほど高くなっています。 それでも、Intelは10nmおよび7nm生産の計画について話しているとき、「ムーアの法則は生きており、まあまあだ」と主張し続けています。 何が起こっているのかを把握するために、さまざまな進捗状況の測定値を調べて、いくつかの異なる回答を得ました。

多くの人はムーアの法則と速度を混同しますが、実際には、最小コンポーネントの複雑さの増加率の尺度であり、トランジスタの数が定期的に倍増すると多かれ少なかれ述べています。 最初の1965年の論文では、この倍増が毎年発生していましたが、1975年までに、ムーアは2年ごとに倍増に予測を更新していました。

先月のIntelの投資家の日、テクノロジーおよび製造グループのエグゼクティブ・バイスプレジデント兼ゼネラルマネジャーであるビル・ホルトは、面積あたりの「正規化」トランジスタの数が2倍以上のペースで減少し続けていることを指摘しているスライドを再び示した生産コストが予想よりもさらに速く増加していたこと。 その結果、トランジスタあたりのコストはペースを維持しているという。

しかし、私が初めて思い出すことができるのは、チップ内の異なる種類のトランジスタがチップ上に異なる面積を必要とし、SRAMメモリセルがロジックセルの約3倍の密度であることを強調したことです。 彼はこの主張を使用して、SamsungまたはTSMC製のApple A9チップと比較した平均トランジスタ密度に関する疑問をそらしました。

よく見るために、同僚のジョン・モリスと私は、1999年以降のIntelのチップに関する公開統計を調べました。PentiumIII（Coppermine）は、180nmで生産され、昨年のBroadwell Coreチップまで製造されました。 14nmテクノロジー。

最初に、ゲートピッチスケーリング、つまりトランジスタを構成するゲート間の最小距離に注目しました。 従来のスケーリングでは、全体のスケーリングを50％にするために、世代ごとに70％減少していることを示唆していました。 この尺度では、スケーリングが継続している間は、期待したほどの削減が見られないことは明らかです。

しかし、チップメーカーが使用する他の技術は、それを少し変えています。 チップの最も高密度で最も基本的な部分であるSRAMメモリセルを見ると、最近までこれはプロセス世代ごとに50％の削減を提供していたことがわかりますが、スリップしているようです。

インテルは近年、ゲートピッチと、そのチップの周囲に信号をルーティングして外部に接続する金属相互接続の最小ピッチの積であるトータルロジックエリアスケーリングも重視しています。 これは、論理トランジスタがスケーリングしても相互接続がそれ以上小さくならない場合、全体のチップサイズとコストが減少しないため、ある程度理にかなっています。 たとえば、TSMCの16nm FinFETプロセスは、20nmプレーナチップと同じバックエンドメタルプロセスを使用するため、シュリンクの方法はほとんどありません（ただし、高速で消費電力は少なくなります）。 ロジック領域のスケーリングに関しては、Intelは最近の世代でターゲットになっているようです。

傾向を見るには多くの方法がありますが、明らかなように思われることの1つは、次のノードに到達するまでに過去20年でかかっていた時間よりも長い時間がかかっていることです。 ノード間の2年の代わりに、14nmおよび次の10nmノードでは、実際には2.5年に近づき、10nmチップは2017年後半に到着する予定です。

Intelは、長い目で見た場合-最初のマイクロプロセッサである4004にまでさかのぼる-新しい世代のチップテクノロジー間の時間は常に少し柔軟であったと指摘しています。

Intelはこのスライド（Intel Fellow Mark Bohrが何度も示した）を使用して、1971年に10ミクロンプロセスで2, 300個のトランジスタを使用した最初のマイクロプロセッサIntel 4004から今日の14nmプロセスまでのムーアの法則のリズムを示しています。 このチャートを見ると、インテルは平均的なリズムが2.3年ごとに新しいノードになっていると言います。 その観点では、14nmと10nmの2.5年のペースはそれほど重要ではありません。 それを見て、最初の22nm Ivy Bridge製品が登場し始めた1995年頃から2012年頃にかけて、ムーアの法則の高速化が見られます。 今、ケイデンスは再び遅くなっているようです。

（Intelは、競合の問題を理由に、14nm世代でダイサイズとトランジスタ情報の提供を停止したため、クアッドコアの最新の数値は、177mm ²ダイに14億個のトランジスタがあった22nm Haswellからのものです。）

ムーアの法則は減速していますか？ それはあなたの見方によって異なります。 確かに、いくつかの指標ではペースが鈍化しているように見え、各世代でチップメーカーが直面している課題はますます難しくなっています。 現在、Intel、GlobalFoundries、Samsung、TSMCの4社のみが14または16nmプロセスを所有していると主張しています。 これらの新しいプロセスの1つで新しいチップを作成するのは、かつてないほど費用がかかります。 しかし、2017年頃に10nmチップが登場し、7nm、5nm、および3nmチップが続くことを期待する十分な理由とインセンティブがあります。