14nmを超えるチップを作る

今週のInternational Solid States Circuits Conference（ISSCC）での大きなことの1つは、業界が10nm以下でプロセッサを作成する方法と、そうすることで費用対効果が上がるかどうかの議論でした。

インテルのシニアフェローであるマークボーアは、ムーアの法則（チップ密度は後継世代ごとに2倍にできるという概念）が継続しているというインテルの信念を繰り返し、パネルで非常に多くの講演を行いました。 Intelは以前に述べたように、ボーアは既存のリソグラフィーツールを使用して10nm、さらに7nmでチップを製造できると考えていると述べたが、7nmに対応する準備ができている極端紫外線（EUV）リソグラフィーツールを確実に入手したいと考えている。

彼の大きなポイントは、スケーリングの継続には常にプロセスと設計の新しいイノベーション（銅接続、歪みシリコン、High-K /メタルゲート、FinFETテクノロジーの導入など）が必要であり、継続するにはさらなるイノベーションが必要だということでした10および7nm以下にスケーリング。 しかし、彼は、Intelが新しいノードで使用するプロセス、材料、または構造にどのような変更を加えるかについて、新しい詳細を提供しませんでした。

いくつかの公表された報告に反して、ボーアは2016年にIntelが10nmの部品を出荷することを実際に確認しませんでした。ノード; Intel CEOのBrian Krzanichに2年間のケイデンスを継続するかどうかを尋ねたところ、彼はIntelがそれができると信じていたと述べた。）Intelの14nmプロセスは予想よりもゆっくりと立ち上がった。 14nmが進歩の同じ時点にあった場合と比較して、スループットは確固たるコミットメントをしたくありません。

ボーアは、チップのスケーリングが継続するだけでなく、各ウエハーの製造コストが上昇し続ける一方で、トランジスタの密度を上げるだけでインテルのトランジスタあたりの製造コストが十分に低下し続けることを期待していることは明らかでした。スケーリングを続ける価値があります。 彼はこれを前に言ったが、より懐疑的だった他のいくつかの会社とは対照的です。

彼は、チップ設計の歴史にはますます多くの統合が含まれており、現在のさまざまなレベルの電力、アナログコンポーネント、高電圧入出力システムなどを統合している最新のシステムオンチップ（SoC）設計を指摘しています。 将来は、2.5Dチップ（パッケージの内部バスを介して個別のダイが接続される場合）または3Dチップ（スルーシリコンビアまたはTSVが複数のチップダイを接続する場合）に役立つ可能性があります。統合はできますが、低コストでは不十分です。

ボーア氏によると、TSVを搭載した3Dチップは、十分なTSV密度を得ることができないか、熱の問題に対処できないため、高性能CPUには実際には機能しません。技術的に実行可能なモバイルSoCでも、コストがかかりすぎるため、まだ実際に使用されています。

ご想像のとおり、他のベンダーには異なる視点がありました。

Samsung Electronicsのキナムキム社長は、密度（チップ面積あたりのトランジスタ数）が増加し続けていることを指摘しました。

しかし、彼はまた、1.5nmで理論限界に近づいていること、およびEUVと4重パターン印刷を組み合わせることで、理論的に3.25nmに到達できることを指摘しました。 しかし、彼はそこにたどり着くために、業界には新しいツール、構造、および材料が必要になると予想していました。

例えば、サムスンは、サムスンがそのロジック生産をFinFET（Intelが数年前に生産を開始し、サムスンが出荷し始めた）から、ゲートFETおよびトンネルFETに続く全周囲およびNanowireコンタクトに移動することを提案しました。 その時点で、同社は新しい材料も検討しています。 彼は、DRAMとNANDテクノロジーにはすでに3D製造を含む多くの新機能が含まれていると指摘しました。

主要なファウンドリTSMCは特定の技術プレゼンテーションを行いませんでしたが、今年の16nm製造と将来のノードの開発に備えて、新しい材料と構造に取り組んでいます。

Marvell Technology GroupのCEOであるSehat Sutardjaによって与えられた、業界がどこに向かっているのかについて、多少異なる見解に特に興味がありました。

彼は、「マスク」（チップを作成するためのテンプレート）を作成するコストは各世代の2倍以上であり、現在のレートでは2018年までに最大1, 000万ドルになると不満を漏らしました。彼によると、現在のFinFETテクノロジーでSoCを作成することは、チップの総寿命が2500万ユニット以上と非常に大きい場合にのみ意味があります。 しかし、市場は非常に細分化されているため、ほとんどの企業にとって十分な量を確保することは困難です。

Sutardja氏は、現在のモバイルSoCには「私たち自身の利益のためにあまりにも多くの統合」があり、モバイルチップに統合される機能の数（I / O接続用のサウスブリッジ、Wi-FiおよびBluetoothの接続オプションなど）およびモデム）はまだデスクトップおよびラップトッププロセッサに統合されていません。

代わりに、彼は業界がMoChi（モジュラーチップ）と呼ばれるものに移行することを提案しました。これは、個々のコンポーネントを「仮想SoC」にプラグインするレゴのような概念を伴います。 これにより、CPUとGPUの機能を最先端のノードで作成し、他の機能をより安価なノードで使用することで、計算機能と非計算機能を分離できるようになると同氏は述べた。 これらのコンポーネントは、AXIバスの拡張となるインターコネクトを介して接続されます。 多くの企業はおそらくこれを実行可能な標準にするために参加する必要がありますが、これは特に小規模ベンダーにとって興味深いアイデアです。

より新しい、より良いチップを手に入れることは決して簡単ではありませんでしたが、今では以前よりも難しく、確かに高価になっています。 その結果、競合他社の数が減り、ノード間の時間が長くなる可能性がありますが、チップのスケーリングは継続するようです。