移行期のムーアの法則

ムーアの法則の次のステップへの移行がより困難になったことの確認が必要になった場合、Intelの先週の発表では、2017年後半までに10nmチップが延期されると発表されました。 ただし、先週のセミコンウエスト会議での他社の多数からの最近の発表は、法律の死の報告が非常に誇張されていることを示しています。

Intel CEOのBrian Krzanichは、同社の第2四半期の決算報告中に10nmの遅延を発表しました。 チップは以前、来年末または2017年初頭に向けて予想されていました。一方、同社の2番目の14nmラインであるSkylakeとして知られる第6世代Coreプロセッサは認定されており、この四半期の出荷を開始する予定です（最初の導入に続いて） Broadwellとして知られる14nm製品は、昨年末に単一バージョンで提供され、今年の初めにはより広くリリースされました）。 Krzanich氏によると、2016年後半には、Skylakeアーキテクチャを使用して構築されたいくつかのパフォーマンスが向上したKaby Lakeと呼ばれる別の14nmチップファミリがあり、Cannonlakeとして知られる最初の10nm製品は、 2017年後半。

22nmから14nmへの移行も同様に遅延したことを思い出してください。Krzanichは、遅延の原因としてリソグラフィの難易度と、新しい各ノードに移動する際に必要なマルチパターニングステップの数を挙げました。 彼は、Intelは10nmチップが極端紫外線リソグラフィー（EUV）テクノロジーで製造されないと想定しているため、より高度なリソグラフィーに移行すること なく 、チップ製造で最も長い時間を費やすと述べています。

全体として、Intelは現在、プロセスノード間で2。5年かかると仮定していると述べた（Intelは2012年初頭に最初の22nm「Ivy Bridge」チップを出荷したことに注意）。

Krzanich氏は、Intelが10nmから7nmに移行すると、ノード間で「常に2年に戻ろうと努力する」と述べました。 そして彼は、Intelがタイミング決定を行う際に、EUVの成熟度、材料科学の変化、製品の複雑さを監視すると述べた。

TSMCは2017年初頭に10nmを繰り返します

ムーアの法則が減速していることを示唆している場合、クアルコム、MediaTek、Nvidiaなどのファブレス半導体企業向けのチップを製造している半導体ファウンドリのニュースは、事態が 加速し ていることを示して います。 少なくとも、彼らはインテルとのギャップを少し縮めているということです。

世界最大のファウンドリであるTaiwan Semiconductor Manufacturing Corp.（TSMC）は、2017年第1四半期に10nmを出荷する予定であると述べました。TSMCは、第2四半期に最初の16nm FinFETプロセッサの量産を開始し、出荷を開始しました月。 （これは、エンドユーザーではなく、TSMCの顧客への出荷を意味します。このようなチップが最終製品で出荷されるのをまだ見ていませんが、今後数か月で期待しています。）

TSMCの共同CEO、Mark Liuは、2017年初頭に10nmプロセスが実際の製品出荷に順調に進んでいると述べました。10nm部品は、同じ総電力で15％高速、または同じ速度で35％少ない電力で、 16nmプロセスのゲート密度の2倍以上。

これがすべて実現した場合、TSMCの10nmプロセスで製造された製品は、Intelの10nmプロセスで製造された製品の4分の1程度前に市場に登場する可能性があります。 ただし、TSMCは過去に遅延を発表していることに注意してください。1年以上前に、2015年の終わりに10nmのリスク生産が開始されると予想し、より積極的な速度と電力の目標を挙げました。

一方、他の大手最先端のチップ製造会社であるサムスンは、2016年末までに10nmチップの量産を開始すると発表しました。サムスンは、今年初めにGalaxy S6携帯電話で最初の14nm FinFET製品であるExynos 7 Octaを出荷しました。 これは、Intelの最初の14nm量産後（2つのプロセスは少し異なりますが）わずかに過ぎず、Intelがプロセステクノロジーで長年リードしていた時代からの大きな変化です。

また、サムスンはGlobalFoundriesに14nmテクノロジーのライセンスを供与しており、今年後半に14nmテクノロジーの量産開始を予定しています。 GlobalFoundriesの顧客にはAMDが含まれます。AMDは2016年中にさまざまな製品に14nm FinFETテクノロジーを展開する予定であり、最近IBMのチップ製造事業を買収しました。

GlobalFoundriesは22nm FD-SOIを提供しています

GlobalFoundriesはまた、先週発表された22nm FD-SOI（完全空乏型シリコンオンインシュレータ）と呼ばれる別のソリューションを提供する予定です。 このプロセスでは、3D FinFETではなく、従来の平面トランジスタを使用しますが、ここでは、SOIとして知られる異なる種類のウェーハ上に製造されます。 GlobalFoundriesは、このアプローチにより、同等のコスト（および193nm液浸リソグラフィを使用してより多くのパスを必要とする14nm FinFETよりもはるかに低いコスト）で、一般的に使用される28nmプレーナプロセスよりも優れたパフォーマンスと低電力を提供するチップを製造できると主張しています。 GlobalFoundriesによると、このプロセスにより、28nmと比較してダイサイズが20％小さくなります。

ファブは、FinFETがより高いパフォーマンスを提供し、一部のアプリケーションでは必要であると言いますが、新しいプロセスは主流のモバイル、モノのインターネット、RF、およびネットワーク市場にも適していると考えています。 GlobalFoundriesは、14nm FinFET製品と比較して、このプロセスで必要な液浸リソグラフィー層がほぼ50％少ないため、コストを削減できると述べています。

サムスンも28nmですが、FD-SOIの提供を計画しています。

さらに下流では、IBMとそのパートナーは最近、ラボで7nmテストチップを生産したことを発表しましたが、もちろん、ラボと大量生産の間には長い道のりがあります。

セミコンウェストは新しいツールを示しています

半導体製造装置のメーカーが新技術で行った進歩について議論した先週のセミコンウェスト会議でも、チップ製造の未来が話題になりました。

タイミングは不明確ですが、論理ロードマップについては一般的なコンセンサスがあるようです。 次のステップは、シリコンゲルマニウム（SiGE）やインジウムガリウムヒ素（InGaAs）などの、特に新しいチャネル材料（7nmテストチップでIBMが使用するものなど）の代替材料への移行です。 そのような材料は、FinFET設計の使用をさらに数世代にわたって拡張すると考えられ、その後、業界は新しいトランジスタ構造に完全に移行する可能性があります。おそらく、5nmノード周辺のどこかでナノワイヤと呼ばれるゲートオールアラウンドトランジスタに移行する可能性があります。

ASMLは、リソグラフィにおいて、EUV装置の目標は50％の可用性で1日あたり1, 000枚のウェーハであり、5nmから10個の重要な層にのみ使用されるEUVを7nm生産に対応させることも目標としています。そして、193nmリソグラフィーが依然として大部分の作業を行います。 ほぼすべてのオブザーバーがIntelと想定している無名の米国の顧客が15個のEUVリソグラフィツールを購入することに同意したことを以前に発表していたASMLは、Intelが実際に6台のシステムを購入し、そのうち2台が今年納入されることを確認しました。

ムーアの法則に関する議論のほとんどはロジックチップに関するものでしたが、メモリチップも移行中です。 DRAMの縮小は劇的に遅くなりました。 現在、ほとんどのメーカーは20nm DRAMへの移行段階にあり、おそらく1つか2つの世代が残されています。 密度やコストのさらなる進歩は、追加の製造能力、より大きなウェーハサイズ（450mm）、3Dチップスタッキング（ハイブリッドメモリキューブ）、またはおそらく最終的にはMRAMなどの新しいタイプのメモリからもたらされます。

NANDフラッシュメモリでは、状況が少し異なります。 NANDフラッシュメモリはすでに20nm以下であり、DRAMと同様に、さらに拡張するためのスペースが不足していますが、この場合には明確な代替手段があります。 ホットトピックは3D NANDで、これは非常に薄く均一なフィルムで製造されたメモリセルの複数の層を使用します。 個々のセルのフィーチャサイズをそれほど小さくする必要はなくなりましたが（40〜50nm程度までリラックスします）、さらに層を追加することで、密度が（チップ上で1テラビットまで）拡大し続けます。 リソグラフィははるかに簡単ですが、これらのメモリアレイを堆積およびエッチングするには、より高度な原子レベルのツールが必要です。

サムスンはすでに量産されており、32層の第2世代3D NANDは、単一チップで最大128Gb（16GB）をパックできます。 今週、Samsungは、これらの128Gbチップを使用して、2.5インチフォームファクターで最大3.86TBのデータを保存できる6GbpsエンタープライズSSDの新世代を発表しました。 Micron / IntelアライアンスとSK Hynixは、今年後半に3D NANDの量産を開始する予定です。 MicronとIntelは、エアギャップ技術により256Gbと384Gbからより高密度のチップを作成できると主張していますが、SK Hynixは密度をスケーリングするために36層、次に48層を使用する予定です。 東芝とサンディスクは来年中に続きます。 セミコンウェストでは、機器会社は3D NANDへの移行が予想よりも早く行われており、一部の推定では、世界のビット単位の容量の15％が今年の終わりまでにシフトすると述べています。