7nmプロセッサへの道

次世代のチップの提供はますます困難になっていますが、今週の国際電子デバイス会議（IEDM）での発表は、チップメーカーが7nmプロセスと呼ばれるものの作成において真の進歩を遂げていることを示しています。 ノード番号はおそらく以前ほど重要ではありませんが、ムーアの法則は遅くなったかもしれませんが、現在の世代の14nmおよび16nmチップに大きな改善があり、まだ生きていることを示しています。 特に、今週の会議では、大手ファウンドリ（他社のチップを製造する企業）の代表者であるTSMCとSamsung、IBM、およびGlobalFoundriesのアライアンスが、7nmチップの製造計画を発表しました。

世界最大のファウンドリであるTSMC（Taiwan Semiconductor Manufacturing Company）は、現在の16nmプロセスと比較して0.43倍のダイサイジングスケーリングを可能にし、同じ数のトランジスタまたは同等の機能を持つより小さなダイを可能にする7nmプロセスを発表しました同じサイズのダイにさらに多くのトランジスタを配置します。 最も重要なこととして、同社は、これにより35〜40％の速度向上または65％の電力削減が実現すると述べました。 （これらの数値はトランジスタ自体に適用されることに注意してください。完成したチップでそれほど電力や速度が改善されることはないでしょう。）

最も印象的なことに、同社は既にフル機能の256 Mbit SRAMテストチップをかなり良好な歩留まりで製造していると語った。 チップ上では、最小の高密度SRAMのセルサイズはわずか0.027 µm ² （平方ミクロン）であり、これまでで最小のSRAMです。 これは、プロセスが機能していることを示しており、TSMCは、できるだけ早く7nmチップを市場に投入するために顧客と協力していると述べています。 ファウンドリは今四半期に10nmの生産を開始し、チップは来年初めに出荷される予定です。 7nm世代は、2018年初頭に生産を開始する予定です。

一方、Albany Nanotechnology Center（IBM、GlobalFoundries、Samsungの研究者で構成）は、発表されているどのプロセスよりも狭いピッチ（トランジスタの異なる要素間のスペース）があると主張する7nmチップの提案について議論しました。

同アライアンスは、7nmプロセスがこれまでで最も狭いピッチを生み出し、数年前に発表した10nmプロセスよりも大幅な改善をもたらすと述べた。 これらは現在、サムスンで生産を増強しており、チップは来年初めに広く利用可能になる予定です。 （GlobalFoundriesは、10nmをスキップして直接7nmに移行すると述べています。）また、新しいプロセスにより35〜40％のパフォーマンス向上が可能になると述べています。

同盟のプロセスには、TSMCや以前のノードとは多くの大きな違いがあります。 最も注目すべきは、チップの複数の重要なレベルで極端紫外線リソグラフィー（EUV）に依存しているのに対し、TSMCはより多くのマルチパターニングではあるが、世代で使用されている193nm液浸リソグラフィーツールを使用していることです。 （マルチパターニングとは、同じレイヤー上でツールを複数回使用することを意味し、時間を追加し、欠陥を増加させます。グループは、この設計で従来のリソグラフィーを使用するには、チップのいくつかの重要なレイヤーで最大4つの別個のリソグラフィー露光が必要であることを示唆しました。）その結果、EUVツールはそれまで必要なスループットと信頼性を備えていない可能性が高いため、このようなチップは早くても2018-2019年まで製造されません。

さらに、シリコン内で新しい高移動性材料と歪み技術を使用して、パフォーマンスを向上させます。

TSMCとアライアンスの両方のデザインで、トランジスタの基本的な基本的なセル構造は変更されていません。 彼らはまだFinFETトランジスタとhigh-K /メタルゲートを使用しています。これは最後のプロセスノードの大きな特徴です。

遅延のため、Intelは最近、Kaby Lakeとして知られる第3世代の14nmチップを導入し、来年末に予定されているCannonlakeと呼ばれる10nm低電力モバイルデザインと、さらに別の14nm Coffee Lakeとして知られるデスクトップデザイン。 インテルは、過去に達成できたよりも優れたトランジスタスケーリングを期待し、従来のリソグラフィを使用するということ以外、10nmプロセスの詳細をまだ公開していません。

注意すべき点が1つあります。これらすべての場合、7nmなどのノード番号は、チップ内の物理的機能とは実際の関係がなくなります。 実際、ほとんどのオブザーバーは、TSMCの現在の16nmノードとSamsungの現在の14nmノードは、2011年に大量生産を開始したIntelの22nmノードよりも少し密度が高く、2015年初頭に量産を開始したIntelの14nmノードよりも著しく密度が低いと考えています。ほとんどの予測では、TSMCとSamsungが話している今後の10nmノードは、Intelの14nmプロダクションよりもわずかに優れていると言われています。

もちろん、これらのプロセスがどれだけうまく機能するか、実際のチップの出荷が開始されるまでにどのようなパフォーマンスとコストが得られるかは、実際にはわかりません。 2017年になり、チップメーカーにとって非常に興味深い年になるはずです。

PCMag.comをお勧めしますか？