ビデオ: What is a Security Vulnerability? (十一月 2024)
昨日、IBM、Globalfoundries、Samsungが将来のチップの製造に使用するテクノロジーを発表したCommon Platform Technology Forumに参加しました。 もともとIBMがチップ製造技術を配布するために設立したこのグループは、基本的にIBMとそのパートナーが作成した基本プロセスを採用し、その後、大量生産のためにGlobalfoundriesとSamsungに移動します。
ハイライトは次のとおりです。
14nm FinFETプロセス技術（3Dに似たトランジスタの作成）の開発は順調に進んでいるようで、2014年に生産を開始するファウンドリや、2015年までにその生産に基づく製品が登場する可能性が高いです。 22nmの「トライゲート」トランジスタですが、Intelは基本的に単一の基本設計を持つ独自の顧客であり、ファウンドリはより広範な顧客をサポートする必要があるという点で異なります。）このプロセスの共通プラットフォームバージョン前にGlobalfoundriesで説明したように、「フロントエンド」のFinFETテクノロジーを、その20nmプロセスと同じ「バックエンド」と組み合わせています。
誰もが将来的にはEUV（極端紫外線）リソグラフィが必要になることに同意しますが、開発に時間がかかり、予想よりも多くの問題に直面しています。 現在、7nm生産まで、またはそれ以降に使用されることはほとんどありません。
Common Platformグループはかつて、各メーカーのプロセスを同一にして、顧客が簡単に別のプロセスに移行できるようにすることについて話していましたが、現在はコアプロセステクノロジーを作成し、個々のファウンドリ（GlobalfoundriesとSamsung）に任せることに重点が置かれているようです特定の顧客向けにカスタマイズします。
メーカーが新しいプロセスノードに期待するようになったので、20nmおよび14nm生産への移行は、トランジスタあたりのコスト削減にはなりません。 （通常、ノードあたり2倍のトランジスタ（ムーアの法則）が得られますが、コストはわずかに高くなります。）しかし、20nmでは初めてリソグラフィの「ダブルパターニング」が必要になり、14nmノードはプラットフォームパートナーが話しているのは、20nmの「バックエンド」を使用しているため、実際には完全な縮小ではありません。 しかし、経営陣は、10nmへの移行で通常の経済学に戻ることを期待していると述べた。
詳細は次のとおりです。
IBM MicroelectronicsのVPであるMike Cadiganは、過去10年間でCommon Platformがどのように進化してきたかについて話しました。 ファウンドリリーダーのTSMCに代わるものを作成するように設計されたグループから、IBMの研究や他社の技術に基づいて、現在2番目と3番目のファウンドリ（GlobalfoundriesとSamsung Semiconductor）を含むグループに移行しています。 特に、ニューヨーク州アルバニーにある新しい半導体研究開発施設を指摘しました。IBMは現在、EUVの開発などのプロジェクトでIBMのトップ5の機器サプライヤーと協力しています。
Cadigan（上記）は、次世代のテクノロジーに移行することの難しさをほのめかしました。 「私たち全員がトレッドミルに乗っています」と彼は言いましたが、Common Platformモデルはメンバーに、メンバーとそのパートナーによって行われた仕事を活用する能力を与えることを示唆しました。
「私たちの産業は社会にとって不可欠です」と彼は述べ、シリコンがスマートフォンから自動運転車、新しい医療まで、あらゆるものを駆動するデバイスがデバイスであることに注目しました。
後に、質疑応答セッションで、彼は長年にわたってCommon Platformグループの仕組みに大きな変化があったと述べました。 前のプロセスでは、IBMが基本技術を作成し、East Fishkill製造工場でそれを機能させてから、そのプロセス全体をパートナーに引き渡しました。 現在、IBMが基本的なテクノロジーを作動させると、GlobalfoundriesとSamsungに直接送られ、市場投入までの時間が短縮される、と彼は言いました。
IBMは、チップの製造が大きな不連続点に直面していると述べています
IBM半導体研究開発センターのバイスプレジデントであるゲイリー・パットンは、このテクノロジーについて深く掘り下げ、今後数年間でチップメーカーが直面する課題について議論しました。
「私たちは途切れている」と、チップ製造が大きな変化を遂げているパットン（上記）は述べた。 彼は、業界がこのような問題を目にするのはこれが初めてではなく、最後でもないと述べた。 業界は、平面CMOSおよびゲート酸化膜の物理的限界に達したため、歪みシリコンおよびHigh-k /メタルゲート材料に移行する必要がありました。 今、私たちは平面デバイスの限界にいるので、トランジスタ自体（つまりFinFET）の観点とチップスタックなどの概念を使用したパッケージの観点の両方で、「3D時代」に移行する必要があります。 彼は、次の10年で、原子の大きさの限界に到達し、シリコンナノワイヤ、カーボンナノチューブ、フォトニクスなどの技術に移行する必要があると述べた。
このすべてを機能させるには、ファウンドリがもはや製造会社として機能するのではなく、プロセスが「仮想IDM」のように機能する設計/技術「共同最適化」で顧客やツールサプライヤーと連携することが重要です。 「（統合デバイスのメーカー）。
パットンは継続的な研究の必要性に触れ、ヨークタウン、アルマデン、チューリッヒにあるIBMの研究施設と、20年連続でIBMが最も多くの特許を取得したことについて語りました。 彼はパートナーの重要性についても話しました。特に、ニューヨーク州およびSuny / Albany CNSEと提携して建設されたAlbany Nanotech Research Facilityに加え、Sematechおよび多くの材料および機器サプライヤーを指しています。
彼の講演の多くはEUVが直面する課題に焦点を当てており、「リソグラフィ業界の歴史における最大の変化」と呼びました。 彼は、EUVが7nmで動作する準備ができていれば、より鮮明な画像を生成し、他のテクノロジーよりも優れた性能のチップを生成するだろうと述べました。 しかし、大きな課題があります。 そもそも、EUV機器には30ワットの電源しかなく、コスト効率の高い生産のためには250ワットに達する必要があります。 それには、ほぼ10倍の改善が必要です。 別の問題は、EUVマスクの欠陥制御を扱うことです。
彼はそのプロセスを説明したように、まるで空想科学小説のように思えます：溶融スズを時速150マイルで噴霧し、それを分配するためにプレパルスでレーザーを当ててから、別のレーザーで爆発させてプラズマを作成し、光をミラーで反射させて実際の光ビームを作成し、正しい位置でウェーハに当たるようにします。 彼はこれを、1インチゾーンの野球を1日に100億回スタンドのまったく同じ場所に打とうとすることと比較しました。
IBMは、リソグラフィメーカーASMLおよび光源メーカーCymer（ASMLが買収を進めている）と協力して、EUVの市場投入を加速しています。 アルバニーの研究施設は「卓越したセンター」となるように設計されており、IBMは4月までにそこにツールを導入することを望んでいます。 パットン氏は、これは14nmまたは10nmの生産には対応していないが、7nm以降には対応できると述べた。
一方、IBMは、複数のマスクを使用することを含む、複数のパターニングを使用して歩留まりを改善するために多くの作業を行っています。 20nmでは、これにはダブルパターニングが含まれ、複数のマスクを使用してパターンを作成します。 しかし、これを効率的にするには多くの作業が必要であるため、IBMはツール設計（EDA）ベンダーと協力しており、チップ設計者が標準セル設計フローを採用したり、カスタムフローを作成したりすることができます。
10nmで、彼は側壁画像転写（SIT）や化学反応がトランジスタのレイアウトに役立つ自己組織化などの他の技術の使用について話しました。 ここでの考え方は、4倍のパターニングの代わりに、はるかに安価なはずの2重のパターニングを実行できるということです。
パットンはまた、新しいデバイス構造がどのように必要であるかについて多くの時間を費やしました。 既存のFinFETはパフォーマンスとばらつきの問題に苦しんでいますが、IBMはこれらの問題を改善するために狭帯域の作成に取り組んでいます。
7nm以降では、シリコンナノワイヤやカーボンナノチューブなどの新しいデバイス構造が必要になると彼は述べた。 カーボンナノチューブは、パワーまたはパフォーマンスのいずれかを10倍向上させる可能性がありますが、半導体カーボンナノチューブから金属を分離し、チップ上の適切な場所に配置する必要があるなど、独自の課題があります。 IBMは最近、チップ上に10, 000個以上のカーボンナノチューブを搭載したことを発表しました。
別の関心分野は相互接続の改善であり、パットンは、4nmから8nmの間、業界はナノフォトニクスに移行すると述べた。 彼は、フォトニクスとシリコンを組み合わせたチップのIBMの最近のデモについて話しました。
最終的には、3Dとフォトニクスを1つのチップに統合することが目標です。 Pattonは、3つのプレーンで見たいチップについて話をして締めくくりました。1つは約300コアのロジック、 別のメモリ（30 GBの組み込みDRAM）; オンチップ光ネットワークを提供する別のフォトニックプレーン。
GlobalfoundriesとSamsungは2014年に14nmウェーハの完全生産を約束
GlobalfoundriesとSamsungの両方の代表者は、14nmとFinFETへの移行の課題にどのように対応しているかについて話しました。
Globalfoundriesのマーケティング、販売、品質、およびデザインのエグゼクティブバイスプレジデントであるMike Noonenは、今年の低電力20nmプロセスの導入について話しました。 コスト効率の高いバックエンドを備えた14nm FinFETを使用する14XMプロセスを既に発表しています。 Globalfoundriesは、2014年前半に14XMプロセスのフル生産を開始し、今年は14nmの早期生産を予定しています。
とりわけ、Noonen（上記）は14XMでのパートナーシップについて話しました。これには、設計ツールに関するSynopsysとの連携、相互接続のためのRambus、Artisan物理IPとのARMが含まれます。 同氏によると、デュアルコアCortex-A9は、ファウンドリの28SLPプロセスと比較して、14XMで62％の電力削減または61％のパフォーマンス向上を示しています。
さらに将来を見据えて、Globalfoundriesはニューヨーク州マルタでFab 8を拡大しており、2015年後半に10nm（10XM）のフル生産を期待しています。
サムスンのファウンドリ事業を率いるサムスン電子のエグゼクティブVPであるKH Kimは、業界の多くの人々が、High-k /メタルゲート製造に対するCommon Platform Allianceの「ゲートファースト」アプローチに懐疑的であると述べました。同社がモバイルプロセッサのバッテリ寿命とパフォーマンスを向上させるのを支援する「本当に成功した」。
同社は、20nm未満のプレーナテクノロジーでは許容可能なパフォーマンスを提供できないため、14nm FinFETテクノロジーを提供する準備ができています。 Kim（上記）は、FinFETテクノロジーには3つの主な課題があると述べました。プロセスの変動、チャネル幅の問題、3Dモデリングと抽出の処理です。 しかし、IBM、Samsung、およびGlobalfoundriesの間では、Samsungが3Dテクノロジーの特許と出版物の数が多いため、Common Platformグループはこれらの課題に対処しています。
特に、キムは変動と寄生抵抗に対処するための「ISDAプロセス開発」について話しました。 UC Berkeley、CMG、およびツールベンダーのSynopsys、Cadence、Mentor Graphicsとの連携による開発キットの作成。 また、ARM、Synopsys、およびAnalog BitsからIPのライセンスを取得して、チップ設計で14nmシステムオンチップ設計を簡単に作成できるようにします。
ARMとケイデンスと協力して、サムスンはFinFETを使用した最初のCortex-A7設計を作成し、FinFETを顧客に提供する準備ができていると述べました。 キム氏によると、今年は主に検証と設計の年であり、来年には完全な生産が行われる予定です。 また、サムスンは現在、韓国のS1とテキサス州オースティンのS2に2つのファウンドリがあることを指摘しました。 韓国では、20nmおよび14nmの生産を目的とした新しいファブを建設中であり、2014年後半または2015年初頭に運用を開始する予定です。
質疑応答セッションで、Cadiganは、現在一般的な300 mmウェーハと比較して、チップを製造するために450 mmウェーハに移行する問題に対処しました。 彼はニューヨーク州アルバニーで450 mmテクノロジーを開発している新しいコンソーシアムに注目し、時間はまだ空いていますが、450 mmの業界での採用は「この10年の後半に向けて」と予想しています。 彼は、EUVが350mmで最初に市場に登場し、その後すぐに450mmで市場に出ると予想すると述べた。
Noonenは、チップ製造を「人類の歴史の中で最も複雑なビジネス」と呼ぶことでそのセッションを終了し、一連の驚くべき技術ブレークスルーを伴うことは明らかです。
