製造の観点から見ると、先週のインテル開発者フォーラムでの最大のニュースはおそらく、同社の10nm生産計画であり、特にARMのArtisanフィジカルIPへのアクセスを提供することでした。 後者は、Intelの10nmプロセスを使用するサードパーティが最新のARM Cortexコアと関連技術にアクセスできることを示しているため、重要です。 IntelはLG Electronicsが最初の10nmの顧客になると発表しました。 Intelプロセスに基づいてモバイルプラットフォームを構築する予定です。 これは、IntelがTSMC、Samsung、およびGlobalFoundriesとARMベースのモバイルプロセッサの製造でさらに競争するつもりであることを示しています。
この発表は、Intel Custom FoundryのゼネラルマネージャーであるZane Ballから来ました。 それは非常に興味深いことでしたが、彼とインテルの上級フェローであるマークボーアが会社の先進技術について発表したプレゼンテーションにも同様に興味をそそられました。
ボーアは、インテルが10nm生産で行った進展について議論し、同社は来年下半期に最初の10nm製品の大量出荷を計画していると述べた。 さらに興味深いことに、彼はその10nmプロセスで、トランジスタゲートピッチスケーリングの歴史的な改善が得られており、実際には、ロジックトランジスタの面積スケーリング（ゲートピッチとロジックセルの高さの積として定義されている）が、過去の各世代を行うことができます。
ボーア氏によると、競合他社の一部ではスケーリングが減速しているため、Intelの10nmテクノロジーは、他のファウンドリの10nmプロセスよりもほぼ完全な世代になる可能性があります。
（この測定はプロセスの特定の部分を参照していなくても、ファウンドリは14nm、16nm、および10nmという名前を使用しているため、この一部は命名の質問です。TSMCとSamsungはどちらも、10nmプロセスは来年準備が整いますが、歴史的にはインテルに遅れをとっていました。もちろん、実際の製品が利用可能になるまで、プロセスがどれほど優れているかを知ることはできません。
ノード間の時間が延びているように見えることは明らかであり、新しいプロセスの「刻み」のリズムは2年ごとになり、その間にマイクロアーキテクチャの変更は適用されなくなりました。 Intelは以前、第3世代の14nm CPUを今年出荷すると発表しました（Kaby Lake、SkylakeとBroadwellに続く）。
ボーア氏によると、同社には「14+」プロセスがあり、プロセスのパフォーマンスが12％向上しています。 彼はまた、10nmプロセスには実際には3つのタイプがあり、時間の経過とともに新製品をサポートすることを提案しました。
ボーアは、高性能、低リーク、高電圧、またはアナログ設計用に設計されたトランジスタや、さまざまな相互接続オプションを含む、10nmプロセスがさまざまな機能をサポートする方法についても話しました。 同社は、今年後半に予定されているKaby Lakeとして知られる次の14nmチップの実際の性能値を明らかにしていません。 キャノンレイクとして知られる、来年に予定されている10nmバージョンではさらに少ないと言われています。
進歩が見られるのは良いことですが、確かに、かつて予想されていたペースからの減速です。 2013年のIntel Developer Forumで、同社は2015年に10nmチップを生産し、2017年に7nmチップを生産すると発表した。
技術を妨げていることの1つは、EUVリソグラフィシステムの展開が成功していないことです。 EUVは、従来の193nm液浸リソグラフィよりも短い波長の光を使用するため、より細い線を描画できます。 しかし、これまでのところ、EUVシステムは大量生産向けに正常に展開されておらず、従来のリソグラフィのより多くのダブルパターニングにつながり、手順と複雑さの両方が追加されています。
ボーアは、EUVは10nm生産の準備ができていないことを指摘し、Intelは7nmプロセスを開発して、従来のすべての液浸リソグラフィープロセス（さらに多くのマルチパターニングが必要）または一部のレイヤーのEUVと互換性があると述べました。 彼は最近、EUVの問題は稼働時間と1時間あたりのウェーハであると半導体エンジニアリングに語り、EUVがこれらの問題を解決できれば、より低い総コストで製造できると述べました。
会議のパネルで、ボーアは、液浸層の数が劇的なペースで増加していることに注目し、7nmでEUVが液浸層の成長に取って代わるか、成長を遅らせることを望み、期待していると述べました。
