新しいチップの進歩は、バッテリー寿命の向上を約束します

今日のいくつかのチップ製造の発表は、将来のプロセッサの製造方法における重要な変化を予告しています。

まず、Taiwan Semiconductor Manufacturing Corp.（TSMC）とARMは、TSMCが16nm FinFETプロセスで次世代のARMプロセッサをテープアウトしたと述べました。 第二に、Globalfoundriesは、Through-Silicon Vias（TSV）として知られるプロセスを使用して3Dチップスタッキングを実証したと述べました。 TSMCの発表は、ファウンドリがFinFETを機能させるための軌道に乗っており、ARMの64ビットコアが進歩していることを示しています。一方、Globalfoundriesの発表は、ダイ間の接続を高速化し、パフォーマンスを向上させることを示しています。

ほとんどの観測者は、従来の平面トランジスタとは対照的に垂直または3Dチャネルを使用して、チップ上のより多くのトランジスタをパックしながらパフォーマンスと電力のスケーリングを継続するFinFETプロセスが、トランジスタリークの制御に重要であると考えています。 したがって、より電力効率の高いプロセッサが作成されます。 私たちは皆、携帯電話やタブレットがより少ないエネルギーを使用し、より良いバッテリー寿命を持つようにしたいと思うので、それは重要です。

インテルはTri-Gateテクノロジーを使用してFinFETテクノロジーを最初に量産し、現在は22nm Ivy Bridgeチップの製造にこれを使用しています。 IBM、Globalfoundries、Samsungで構成されるCommon Platform Groupは最近、2014年に14nmプロセスでFinFETを製造し、2015年に大規模生産を開始する予定だと語った。

Globalfoundriesは最近のイベントで、デュアルコアARM Cortex-A9コアのシミュレーションがあると言い、サムスンはARM Cortex-A7のテープアウトを作成したと言いました。どちらの場合も14nm FinFETテクノロジーを使用しています。

世界最大の独立系半導体メーカーであるTSMCは、以前に、それが16nmプロセスと呼ばれるFinFETを製造することになると述べていました。 （Common Platform Groupのアプローチと同様に、これはフロントエンドトランジスタの変更を伴うように見えますが、バックエンドプロセスを20nmに保ちます。）TSMCは、最先端のプロセッサを含む今日の製品で使用される広範なプロセッサを製造していますQualcomm、Nvidia、Broadcom、および他の多くから。 本日の発表では、TSMCとARMは、ARMのArtisan物理IP、TSMCメモリマクロ、およびさまざまな電子設計自動化（EDA）技術を使用して、FinFETプロセス向けにCortex-A57を最適化するために協力しました。 これらのウェーハを構築するポイントは、TSMCプロセスを調整し、FinFETプロセスがアーキテクチャとどのように相互作用するかについてフィードバックを得ることにあります。

Cortex-A57は、ARMv8アーキテクチャをサポートするARM初のプロセッサコアであり、したがって最初の64ビットコアとなります。 ARMのコアは、ほとんどすべての携帯電話のプロセッサを含む非常に広範なプロセッサに組み込まれており、64ビットへの移行により新しい機能がもたらされるはずです。 特に、多くのベンダーがこのコアを使用して64ビットサーバーチップに取り組んでいますが、他のベンダーは将来の携帯電話用アプリケーションプロセッサで低消費電力のCortex-A53と組み合わせます。 ARMによれば、A57およびA53コアを使用する最初のプロセッサは28nmに搭載され、その後20nmで生産が見込まれ、その後FinFET生産に移行する予定です。

この最初の16nm FinFETテープアウトでは、ARMは、A57が28nmのCortex-A15よりも小さく、約6mm ²であり、64ビット機能などの新機能を提供します。 このテープアウトには、モバイルチップでよく使用されるよりも大きなセルを使用する高性能ライブラリが含まれており、プロセス用にまだ最適化されていないため、結果のコアはさらに小さくなる可能性があります。

一方、Globalfoundriesは、20nm-LPM（モバイル向けの低電力）プロセスでTSVを使用する最初の完全機能SRAMウェーハを実証したと述べました。 TSVを使用すると、チップの3Dスタッキングが可能になり、物理的な設置面積が削減されるだけでなく、帯域幅が増加し、電力が削減されます。 効果的に、これらはシリコンダイの複数の層の間に導電性材料を統合し、垂直にスタックされたチップを作成します。 Globalfoundriesの「via-middle」アプローチでは、ウェーハがプロセスのフロントエンド部分を完了した後、ラインのバックエンドを開始する前に、接続またはビアがシリコンに挿入されます。 高温を伴うフロントエンドラインプロセスの後にTSVを製造することにより、Globalfoundriesはビアに銅を使用してパフォーマンスを向上させることができます。

各ビアは、実際には、最新のプロセッサの一般的な機能と比較してかなり大きく、トランジスタの製造に使用されるナノメートルと比較してミクロン単位で測定されることに注意してください。 一般的なアプリケーションプロセッサまたはグラフィックチップには、1000個程度のビアが必要になる場合があります。

デモンストレーションは、ニューヨーク州サラトガ郡のグローバルファウンドリーズのファブ8で実施されました。

繰り返しになりますが、これは重要です。業界では、チップスタックについて長い間話し合ってきたからです。 確かに、NVIDIAは最近、「Volta」として知られる2015年のグラフィックプロセッサがスタックDRAMを組み込んでパフォーマンスを改善すると述べました。 他のファウンドリも同様にTSV製品を提供することが広く期待されています。

TSVの重要性を示すために、多くのメモリメーカー、ロジックチップメーカー、システムメーカー、およびファウンドリは本日、ダイの複数の物理層を使用する「ハイブリッドメモリキューブ」の標準について合意に達したと発表しました。メモリの密度と帯域幅の両方を増やします。 この製品は、約18か月前にIntel Developer ForumのMicronデモで初めて見ましたが、現在ではハイブリッドメモリキューブコンソーシアムと呼ばれるグループに成長し、Micron、Samsung、SK Hynixの3つの主要なDRAMプロデューサーすべてが含まれています。

新しい仕様は、特に高性能ネットワーキングやテストおよび管理などのアプリケーションのロジックへの接続の場合、物理層全体の短距離および「超短距離」接続を対象としています。 初期仕様には、短距離用に最大15 Gbps、超短距離用に最大10 Gbpsが含まれています。 グループは、これらを2014年の第1四半期までに28 Gbpsと15 Gbpsにアップグレードする目標を設定しています（更新：Micronは、2013年の第3四半期にTSVテクノロジーを使用してメモリ船をサンプリングし、 2014.）

今年は16nm製品は見当たりません。 業界は、年末または来年初頭まで20nm製品に切り替えません。 TSVを含むプロセッサもすぐには表示されません。 実際、TSMCもGlobalfoundriesもこれらの技術の実際の製造日を発表していません。 それでも、これらの技術と他の技術のさまざまな組み合わせにより、来年後半、または2015年に可能性が高い興味深い製品が得られるはずです。